Elektonika dla każdego zawodnika

Pary komplementarne mają szereg zalet w za­stosowaniach do układów scalonych cyfrowych; szczególnie korzyst­ną ich właściwością jest mały pobór mocy, wynikający stąd, że w stanie ustalonym zawsze jeden z tranzystorów jest wyłączony. Sposób wytwa­rzania pary komplementarnej tranzystorów MOS przedstawiono sche­matycznie na . 3.10B. Do płytki krzemowej typu n przez okno w maskującej warstwie tlenkowej zostają wdyfundowane atomy domieszki akceptorowej, tworząc obszar typu p (tzw. wyspę) — . 3.1 OBa, który będzie podłożem dla tranzystora z kanałem typu n. Po następnym utlenieniu są otwierane okna dla dyfuzji obszarów p ⁺ , które będą źródłem i drenem tranzystora z kanałem typu p .’ Po kolejnym utlenieniu są otwierane okna dla dyfuzji obszarów n⁺ które będą źródłem i drenem tranzystora z kanałem typu n. Po otwarciu okien nad obszarami p⁺ i n⁺ wykonuje się w sposób konwencjonalny kontakty metaliczne i ścieżki metalizacji. Ostatnim procesem technologicznym jest pasywacja całej struktury (naniesienie szkliwa w niskiej temperaturze) dla ochrony mechanicznej, głównie przed zadrapaniem. W warstwie pasywującej wykonuje się okna do pól kontaktowych układu scalonego dla umożliwienia wykona­nia mikromontażu.

Przedstawiony opis technologii CMOS jest bardzo uproszczony. Warto go uzupełnić kilkoma informacjami dodatkowymi. W rzeczywistej strukturze pary tranzystorów komplementarnych, oprócz wyspy oraz warstw dyfuzyjnych źródeł i drenów, są również wykonane tżw. pierścienie ochronne, czyli warstwy dyfuzyjne okalające poszczególne tranzystory . Zadaniem tych pierścieni jest uniemożliwienie powstawania tzw. tranzystorów pasożytniczych, stanowiących niepożą­dane sprzężenia elektryczne w układzie. Technologia CMOS z bramką aluminiową, stosowana w latach siedemdziesiątych, ma istotne wady: powierzchnia k ztału zajmowana przez strukturę inwertera jesi bardzo duża (rozmiar struktury podano na . 3.10C). W końcu lat siedemdziesiątych opracowano technologię CMOS z bramką polikrze-mową, stanowiącą połączenie technologii CMOS i LOCOS ( . 3.10D). Znacznie zmalały rozmiary struktury i zmniejszyły się pojemno­ści pasożytnicze bramka-dren, a więc wzrosła szybkość działania układów. Rozmiary struktury pokazanej na . 3.10D w kolejnych latach proporcjonalnie zmniejszano zgodnie z tzw. regułami skalowania.

Technologia NMOS z bramką polikrzemową jest podstawową metodą wytwarzania układów scalonych MOS LSI. Sposób wytwarzania tran­zystora MOS z bramką polikrzemową przedstawiono. Najpierw na całej powierzchni płytki krzemowej jest wytwarzana gruba warstwa tlenku (ok. 1 um) — w której są wytwarzane okna. Celem drugiego procesu utleniania jest wytworzenie cienkiej warstwy SiO₂ (10… 100 nm), która pozostanie pod bramką tranzystora. Po naniesieniu warstwy krzemu poliktalicznego na całej powierzchni płytki warstwa ta zostaje strawiona z wyjątkiem obszaru bramki. Następnie wykonuje się dyfuzję domieszek od obszarów źródła i drenu ( . 3.9d). Domieszki nie dla kontaktów metalicznych źródła, bramki i drenu . Kontakty oraz ścieżki metalizacji (Al) są wykonywane metodą konwencjonalną. Stosuje się również proces pasywacji całej struktury (naniesienie szkliwa fosforokrzemowego w temperaturze 400 C) dla ochrony mechanicznej, głównie przed zadrapaniem. Pasywacja wymaga wykonania kolejnego procesu fotolitografii w celu otworzenia okien do pól kontaktowych. Najważniejsze zalety technologii bramki polikrzemowej są następujące:

— zwiększenie szybkości działania układów scalonych, spo­
wodowane przede wszystkim korzyściami, jakie daje samocentrowanie
bramki, tj. zmniejszeniem pojemności pasożytniczych w tranzystorach
i możliwością wykonania tranzystorów z krótszymi kanałami (L_c ^

^ 3 um);

— korzystne (bliskie zera) wartości napięć progowych, co
pozwala łatwo ustalić za pomocą implantacji jonów zarówno dodatnie,
jak i ujemne wartości tyGh napięć, tj. wytwarzać obok siebie tranzystory z
kanałem wzbogacanym lub zubożanym; małe wartości napięć progo­
wych umożliwiają bezpośrednią współpracę tranzystorów rzechodzą do półprzewodnika w obszarach pokrytych warstwą krzemu polik talicznego i grubą war­stwą SiO₂. Kolejną fazą cyklu technologicznego jest pokrycie całej powierzchni płytki warstwą SiO₂ (zwykle jest to szkliwo fosforokrzemo-we, nanoszone w temperaturze 400 C).

Układ scalony, wytworzony technologią PMOS, składa się wyłącznie z tranzystorów MOS z kanałem typu p, wzbogacanych lub wzbogacanych i zubożanych, przy czym bramki tych tranzystorów są najczęściej aluminiowe. Cykl podstawowych operacji technologicznych można prześledzić według  na którym pokazano ważniejsze fazy procesu wytwarzania tranzystora MOS z kanałem wzbogacanym typu p. Na czystej powierzchni płytki krzemowej typu n jest wytwarzana warstwa SiO₂ o dużej grubości (ok. 1 urn). W procesie fotolitografii w warstwie SiOj spełniającej funkcję maski są otwierane okna, przez które zachodzi dyfuzja boru tworząc obszary p⁺ źródła i drenu. W wyniku drugiego procesu utleniania obszary źródła i drenu zostają pokryte warstwą SiO₂ oraz jednocześnie zachodzi „rozciąganie” (redyfuzja) domieszek w obszarach p⁺ Po drugim procesie fotolitografii, otwierającym okna w obszarze bramki, w trzecim procesie utleniania jest wytwarzana cienka warstwa SiO₂ (70…120 nm —       . 3.8c). Jest to warstwa tzw. dielektryka bramkowego, która powinna się charakteryzo­wać szczególnie dobrymi parametrami elektrofizycznymi. W trzecim procesie fotolitografii są otwierane okna nad obszarami p ⁺ . po czym następuje metalizacja całej powierzchni. W czwartym procesie fotoli­tografii jest wytrawiana warstwa metaliczna w obszarach leżących poza źródłem, bramką i drenem; w rezultacie powstają kontakty metaliczne pokazane na       . 3.8d, e. Stosuje śię również proces pasywacji całej struktury (naniesienie szkliwa w niskiej temperaturze) dla ochrony mechanicznej, głównie przed zadrapaniem. Ta pasywacja wymaga piątego procesu fotolitografii w celu otworzenia okien od pól kontakto­wych. Tak wykonany tranzystor jest tranzystorem z kanałem wzbogaca­nym, gdyż „naturalna” obecność nieskompensowanego układu dodatnie­go w warstwie SiO₂ i w międzypowierzchni Si — SiO₂ wywołuje przy powierzchni półprzewodnika typu n stan akumulacji, a nie inwersji. Jeżeli układ scalony ma być zbudowany z tranzystorów zarówno wzbogacanych, jak i zubożanych, to konieczny jest jeszcze jeden proces fotolitografii w celu wykonania implantacji boru w obszarach tych tranzystorów, które mają pracować z kanałem zubożanym (w tym procesie funkcję warstwy maskującej spełnia emulsja fotoczuła). Techno­logia PMOS jest dość prosta (liczba operacji w procesie technologi­cznym jest ok. 3 razy mniejsza niż w technologii bipolarnej), a więc również tania. Ze względu na niskie koszty wytwarzania technologia PMOS z bramką aluminiową, chociaż jest najstarszą technologią MOS, jest ciągle jeszcze stosowana, przede wszystkim do produkcji tanich układów kalkulatorowych.

Odpowiedź na to pytanie jest zarazem łatwa i trudna. Łatwa, gdyż nie ma różnic zasadniczych w technologii wytwarzania układów unipolarnych i bipolarnych. W obu przypadkach stosuje się technologię planarną z

charakterstycznym podziałem procesu wytwarzania układu scalonego na etapy wyznaczane kolejnymi procesami fotolitografii, każdy zaś proces fotolitografii stanowi powtarzalną sekwencję operacji maskowa­nia, trawienia lokalnych okien w warstwie maskującej z użyciem fotomasek i odpowiedniej obróbki fotochemicznej oraz dyfuzji lub implantacji lokalnej. Mimo braku różnic zasadniczych — a może właśnie dlatego — odpowiedź na postawione pytanie jest trudna, gdyż istniejące pozornie niewielkie różnice w obu porównywanych technologiach mają pierwszorzędne znaczenie praktyczne. Wymienić tu należy przede wszystkim różne wymagania dotyczące czystości (higieny) procesów technologicznych. W technologii unipolarnej MOS jest wymagana czystość (atmosfery w hali produkcyjnej, stosowanych odczynników, materiałów itp.) kilka rzędów wartości większa niż w technologii bipolarnej. Sprawa niby drugorzędna, ale spełnienie tych wymagań zwiększa zdecydowanie koszty wytwarzania (z uwzględnieniem kosztów inwestycji), a jakiekolwiek niedocenienie higieny procesów technologi­cznych zmniejsza drastycznie uzysk produkcyjny, gdyż minimalne nawet ilości zanieczyszczeń powodują znaczne zmiany parametrów tranzysto­rów MOS. Inna ważna różnica technologiczno-konstrukcyjna wynika z faktu, że tranzystory mają właściwości samoizolujące, dzięki czemu można zrezygnować z wytwarzania wysp izolujących w układach MOS (z wyjątkiem układów CMOS). Ta cecha sprzyja uzyskiwaniu większych gęstości upakowania w układach MOS.